El 3 de junio de 2025, la industria de los semiconductores dio un paso monumental hacia la superación de la «pared de memoria» con la comercialización a gran escala de procesadores basados en arquitectura de Procesamiento en Memoria (PIM). Durante más de siete décadas, el diseño computacional ha estado dominado por la arquitectura de Von Neumann, en la cual el procesador y la memoria están físicamente separados, conectados por un bus de datos que se convirtió en el principal cuello de botella.
La necesidad de mover terabytes de datos entre la memoria y la unidad central para realizar operaciones aritméticas simples ha sido, hasta hoy, la mayor fuente de ineficiencia y latencia en los sistemas de cómputo de alto rendimiento. La tecnología PIM, mediante la integración de celdas de Memoria Resistiva (ReRAM) de Cambio de Fase, integra la lógica de computación directamente dentro de la matriz de almacenamiento.
Técnicamente, el avance reside en la capacidad de las celdas de memoria de realizar operaciones lógicas y matemáticas elementales (como sumas, multiplicaciones y funciones de activación de redes neuronales) de forma analógica, aprovechando la Ley de Ohm y las leyes de Kirchhoff aplicadas a matrices de dispositivos resistivos. Cuando se aplica un voltaje a una celda de memoria, la conductancia de la misma representa un peso (en términos de redes neuronales) y la corriente resultante representa el resultado de la operación.
Este diseño permite que miles de millones de operaciones se realicen en paralelo dentro de la propia memoria, sin necesidad de mover los datos hacia un procesador central. El ahorro energético es radical: al eliminar el movimiento de datos a través del bus, se elimina la mayor parte del consumo de energía del sistema, logrando una eficiencia de órdenes de magnitud superior a las arquitecturas tradicionales. Durante la semana del 3 de junio, las pruebas realizadas en sistemas de entrenamiento de IA a gran escala mostraron que la arquitectura PIM reduce el consumo de energía en un 95% y aumenta la velocidad de inferencia en un 200%, permitiendo que los modelos de lenguaje más complejos se ejecuten en hardware de consumo limitado o dispositivos periféricos (Edge computing).
La implicación para el hardware es sistémica. La fabricación de estos chips requiere procesos de litografía que integran materiales calcogenuros altamente complejos sobre el sustrato de silicio, lo que ha supuesto un desafío de manufactura superado por las fundiciones de vanguardia durante el último trimestre. La fiabilidad de estas celdas, que han demostrado una longevidad de billones de ciclos de conmutación, asegura que el hardware sea duradero y estable.
Este hito marca el fin de la dominancia del diseño de Von Neumann para aplicaciones de procesamiento intensivo. Nos adentramos en una era de «cómputo omnipresente» donde la memoria no es un lugar pasivo para almacenar bits, sino un agente activo y computacional.
La industria ha comenzado a rediseñar sus bibliotecas de software y compiladores para optimizar la ejecución en estas nuevas matrices, anticipando que para 2027 el 80% de la carga de trabajo de IA se ejecutará exclusivamente en hardware PIM, reconfigurando por completo el mercado global de servidores y dispositivos móviles, al permitir capacidades de procesamiento de nivel de supercomputadora en un formato de eficiencia energética hasta ahora inimaginable.